### POWERED BY Dialog

### JUNCTION FIELD-EFFECT TRANSISTOR

Publication Number: 63-132484 (JP 63132484 A), June 04, 1988

### **Inventors:**

KAWAI HIROHARU

### **Applicants**

• SONY CORP (A Japanese Company or Corporation), JP (Japan)

Application Number: 61-279213 (JP 86279213), November 22, 1986

### **International Class (IPC Edition 4):**

- H01L-029/80
- H01L-029/78

### **JAPIO Class:**

• 42.2 (ELECTRONICS--- Solid State Components)

### **JAPIO Keywords:**

- R095 (ELECTRONIC MATERIALS--- Semiconductor Mixed Crystals)
- R097 (ELECTRONIC MATERIALS--- Metal Oxide Semiconductors, MOS)

### Abstract:

PURPOSE: To suppress the gate current in operation small in the case of a normally-off type J-FET by providing a barrier layer having a band gap larger than that of the channel region between the channel region and the gate region.

CONSTITUTION: On a semi-insulating GaAs substrate 21, an n-GaAs layer becoming a channel region 22, an N-lGaAs layer becoming a barrier layer 23, and a n(sup +)-GaAs layer 24 becoming high-density source region 25 and drain region 26 are sequentially formed by a MOCVD method. Then, a recessed part 28 is formed, and the source region 25 and the drain region 26 are formed. Next, a gate region 29 of p(sup +)-GaAs in the recessed part 28, a source electrode 30S, a drain electrode 30D and a gate electrode 30G are formed. Subsequently, an inter-element isolation region 31 is formed, constituting a J-FET 32. (From: *Patent Abstracts of Japan*, Section: E, Section No. 670, Vol. 12, No. 393, Pg. 6, October 19, 1988)

### **JAPIO**

© 2004 Japan Patent Information Organization. All rights reserved. Dialog® File Number 347 Accession Number 2515584

# 拒絕引用S.03 Po 804 W000

⑩ 日本国特許庁(JP)

⑪特許出願公開

## ⑫ 公 開 特 許 公 報 (A)

昭63 - 132484

@Int\_Cl.⁴

識別記号

301

庁内整理番号

43公開 昭和63年(1988)6月4日

29/80 H 01 L

29/78 29/80 C-8122-5F

B-8422-5F H-8122-5F

審査請求 未請求 発明の数 1 (全7頁)

9発明の名称

接合型電界効果トランジスタ

2)特 願 昭61-279213

四出 願 昭61(1986)11月22日

②発 明 者 河 合

治 弘

東京都品川区北品川6丁目7番35号 ソニー株式会社内

ソニー株式会社 の出 願 人

東京都品川区北品川6丁目7番35号

弁理士 伊 藤 貞 外1名 邳代 理 人

#### 朔 粗

発明の名称 接合型電界効果トランジスタ 特許請求の範囲

チャンネル領域とゲート領域との間に該チャン ネル領域よりパンドギャップの大きいバリア層を 設けたことを特徴とする接合型電界効果トランジ スタ.

発明の詳細な説明

(産業上の利用分野)

本発明は、接合型電界効果トランジスタ ( J-FET) に関する。

### (発明の概要).

本発明は、接合型電界効果トランジスタにおい て、チャンネル領域とゲート領域間にチャンネル 領域よりバンドギャップの大きいバリア間を設け ることによって、特にノーマリ・オフ型の場合、 動作時でのゲート電流を抑制し、ゲートの順方向 バイアス電圧を大きくとれるようにしたものであ る.

### (従来の技術)

GaAs J-FETの一般的な構造を第8図に示す。こ の GaAs J-FETの一般的な製法は、半絶緑性 GaAs基 板(1)の一面にSIをイオン注人し、活性化アニー ルを行ってn-GaAs層包を形成する。次に表面に 絶縁膜(5)を形成し、窓開けして2ヵ拡散を行って P + - GaAsのゲート領域(3)を形成し、このゲート 領域(3)上にゲート電極(4)を形成する。次でn - GaAs 層(2)のソース領域 (25) 及びドレイン領域 (26) に対応する部分の絶縁層(5)を窓開けしてソース電 極(6) 及びドレイン電極(7) を形成し、さらに例えば ポロンのイオン往入による素子間分離層(8)を形成 する.

J-PETはP-N接合の空乏層の巾を印加電圧に よって変化させてゲート直下のチャンネルの断面 榎をコントロールすることによってチャンネルの 電流を制御するトランジスタである。 J-PETは無 印加時のゲート単位がPIN接合によるビルトイ ン電位で決まるのでショットキバリアを用いる MES-PETより V thの再現性が良い。又ピルトイン 電位は GaAsでは 1.4ポルトと通常の GaAsショット キーバリアより約 2 倍大きいので論理振幅が大き くとれデジタル I C の作製に適している。

### (発明が解決しようとする問題点)

ところで、ノーマリ・オフ型(エンハンスメントモード) J-PBTでは、順方向にゲート電圧が振り込まれるのでゲート電流が流れ、このためゲートの順方向バイアス電圧をおおきとくすることができず論理振幅が大きくとれないという問題がある。

一方、第8図の J-PETにおいては、拡散によってゲート領域(3)が形成されるため、ゲート領域(3)の側面でも有害なゲート容量(所謂サイド容量)が発生する。又、ゲート領域(3)を形成するための拡散漆さの制御は一般に非常に高度なノウ・ハウが必要とされる。

さらに、 J-FETに限らず GaAs FETでは衷面空乏 層の問題がある。 GaAsはSiのような理想的な衷 面保護膜を作ることが難かしく、常に衷面側から 半導体側に絶縁層となる空乏層がのび、 PBTのチャンネルの直列抵抗を大きくし、高速及びノイズ 性能を損っている。

チャンネル抵抗をはすることがある。しかしはゲートをリセス構造とすることがある。しかしり上で、J-FETにリセス構造のゲートを付加することは難しい。従ば大きな技術の上に更に不安定は関連である。 MES-FETにおけって、再現性の確保は困難である。 MES-FETにおけって、再現性の確保は困難である。 MES-FETにおけって、再現性の確保は困難である。 MES-FETにおけって、再現性のでは、では、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きなでは、大きないでは、大きなである。 J-FETでも、大きないない。

本発明は、上述の点に鑑み、特にノーマリ・オフ型でのゲート電流の低減を可能にした接合型電 界効果トランジスタを提供するものである。

併せてソース抵抗、ドレイン抵抗、ゲート抵抗

及び/又はゲート容量の低減化を可能にした接合 型電界効果トランジスタを提供するものである。

### (問題点を解決するための手段)

本発明は、接合型電界効果トランジスタにおいて、第1 導電形のチャンネル領域と第2 導電形のチャンネル領域と第2 専電形のチャンネル領域よりパンドギャップの大きいパリア層を形成して構成する。

高濃度のソース領域及びドレイン領域は気相成 長により形成するを可とする。ゲート領域は底面 にバリア層が臨む凹部内において選択成長により 形成する。この選択再成長において側面が絶縁層 で形成された凹部内においてゲート領域を形成す ることもできる。

本発明の接合型電界効果トランジスタは、特に GaAs系等のローV族化合物半導体系の接合型電界 効果トランジスタに適する。

### (作用)

ゲート領域とチャンネル領域間にパンドギャッ

プの大きいバリア層が設けられることによってバリア層とゲート領域間でヘテロ構造が構成される。特にノーマリ・オフ型 J-FBTでは動作時に順方向にゲート電圧が振り込まれるが、このとき上記バリア層によってゲート電流は極めて小さく抑えられるので、ゲートに対する順方向バイアス電圧を大きくとることができる。

ソース領域、ドレイン領域及びゲート領域を気相成長にて形成するときは高濃度に形成できるので、ソース抵抗、ドレイン抵抗及びゲート抵抗を十分小さくすることができる。また、側面が絶縁層で形成された凹部内に選択成長によってゲート領域を形成するときは、ゲート容量のうちサイド容量が無視する。

### (実施例)

第1図は本発明の一実施例を示す。本例では、 先ず第1図Aに示すように、半絡緑性 GaAs基板 (21)上に、チャンネル領域 (22)となる不純物 濃度 n = 5 × 10<sup>1,7</sup> cm <sup>-3</sup> 程度で厚さ 300 A 程度の n - GaAs層と、チャンネル領域 (22) よりバンド ギャップが大きいバリア層 (23) となる不純物濃 度N=10<sup>18 cm-3</sup>程度で厚さ 100A程度のN-Alox Gaose As **増と、高濃度のソース領域 (25) 及びドレイン領** 域 (26) となる不純物濃度 n = 5 × 10<sup>18</sup> cm<sup>-3</sup> 程度 で厚さ2000A程度のn+-GaAs層 (24) とを順次 MOCVD (有機金属気相成長) 法にて形成する。次 で例えば SiNなどの輝さ2000A程度の絶縁層(27) を稍層して後、絶縁層 (27) を選択的に窓関けし、 さらにこの窓を通じてRIE(反応性イオンエッ チング) により n + - GaAs暦 (24) を選択的にエ ッチング除去して凹部 (28) を形成する。この凹 部 (28) によって n + - GaAsによるソース領域 (25) 及びドレイン領域 (26) が形成される。ま た、このRIEによる選択エッチングにおいては N - AlGaAsのパリア盾(23)がストッパーとして 働き、 n + - GaAs層 (24) だけがエッチングされ

次に第1図Bに示すように、絶縁層 (27) をマ

スクとして MOCVDの送択再成長によって凹部 (28) 内に不純物濃度 P = 5 × 10<sup>13</sup> cm<sup>-1</sup> 程度の P + - GaAs のゲート領域 (29) を形成する。次で、ソース電 極 (30S)、ドレイン電極 (30D)、ゲート電極 (30G)を形成し、又、ボロン或は H + などのイ オン注人による業子間分離領域 (31)を形成して J-PBT (32)を構成する。

斯る構成による J-FET (32) の特徴は次の通り である。

n-GaAsのチャンネル領域 (22) と P + - GaAs
のゲート領域 (29) 間に N - AlGaAsのバリア窟
(23) が形成されていることにより、ゲート領域
(29) 及びバリア層 (23) 間では N - AlGaAs/
P + - GaAsへテロ構造が存在することになる。チャンネル領域 (22) の深さを 300人程度としたノーマリ・オフ型 (エンハンスメントモード) J-FET
では、動作時、順方向にゲート電圧が振り込まれる。しかし、このとき第7 図のエネルギーバンド
図に示すようにチャンネルーゲート間に N - AlGaAs
のポテンシャルバリア (33) が形成されることに

よってチャンネル領域 (22) 及びゲート領域 (29) 間を流れるゲート電流が非常に少なくなる。従っ てゲートに対する順方向パイアス電圧を大きくす ることができ、論理振幅が大きくとれる。

本構造では、セルフアライン的に気相成長による高濃度のソース領域 (25) 及びドレイン領域 (26) が形成されるので、ソース抵抗及びドレイン抵抗が非常に小さい。

 $P^+ - GaAs$ のゲート領域(29)は気相成長により不純物を  $5 \times 10^{19}$  以上にドーピングできるのでゲート抵抗は従来と同じに小さくできる。

ゲート領域(29)のペリフェリに生じるサイド 容量はとり切れていない。しかし、 n + - Ga A s 層 (24) は気相成長で形成されるので高濃度層となり、実際には厚みとして1000人程度あれば低抵抗にでき、ソース抵抗としては十分小さくできる。 従って n + - Ga A s 層 (24) が薄く形成できる分だけゲート容量を小さくできる。

第2図は本発明の他の実施例である。本例は、 第1図のn+-GaAs暦 (24) に対する選択エッチ ングを選式選択エッチングによって行う。このときゲート・ストライプ方向(紙面に垂直な方向)を(110)方向に選定してあると、エッチング面は順メサ状になる。次いでこの凹部(28)内にP+-GaAsのゲート領域(29)を形成し、以後第1図と同様の工程を経て J-PET(34)を構成する。この構成では、第1図の特徴に加えてエッチング面が順メサ状になるためにゲート長しがリソグラフィ技術で決まる長さより短くなる。ここでの凹部(28)の斜面は(111)面で斜度は約50°であるので n+-GaAs層(24)の厚さが2000人であるとすると、第1図に比べて実効ゲート長は約2×2000人=4000人だり短くすることができる。

第3 図は本発明の更に他の実施例である。本例は、第1 図において、凹部(29)内壁面に通常の技術を用いて例えば SiNの側壁 (35) を形成して後、P+ - GaAsのゲート領域 (29) を選択再成長する。以後第1 図と同様の工程を経て J-PET (36)を構成する。この構成では第1 図の特徴に加えて絶縁膜による側壁 (25) によってゲート容量のう

ちサイド容量が小さくなると同時に、ゲート長し も小さくなる。

第4 図は本発明の関に他の実施例である。本例は半絶縁性 Ga As 基板 (21) 上に厚さ 1000 A 程度の半絶縁性 又は P <sup>-</sup> の A 1 c4 Ga c6 As 居 (37) 、チャンネル領域 (22) となる不純物濃度 n = 5 × 10<sup>11</sup> ca <sup>-3</sup>程度で厚さ 300 A 程度の n - Ga As 層、パリア層 (23) となる不純物濃度 N = 3 × 10<sup>10</sup> ca <sup>-3</sup>程度で厚さ 50 A 程度の N - A 1 c4 Ga c6 As 層及びソース、ドレイン領域となる不純物濃度 n = 5 × 10<sup>18</sup> ca <sup>-3</sup>程度で厚さ 2000 A 程度の n <sup>+</sup> - Ga As 層 (24) を順次 MOCVD法によって形成し、以後の工程を第3 図と同じにして J-FET (38) を構成する。図中、第3 図と対応する部分は同一符号を付して示す。

ゲート長が短かくなると、ゲートクローズのときにチャンネル領域直下の基板 (21) を電流が流れ、ゲートのしまりが悪くなるという所謂ショートチャンネル効果が生ずる。しかし、第4図の構成の J-PET (38) では半絶縁性 GaAs基板 (21) とチャンネル領域 (22) 間に i - A!GaAs層 (37) が

設けられるので、このi - Al GaAsの伝導帯のポテンシャルバリアによってキャリアは半絶緑性 GaAs 基板 (21) に入り込まないので、ショートチャンネル効果が生せず、第4図の J-FET (36) より更に性能が向上する。

第5図は本発明の更に他の実施例である。本例は、半絶縁性 GaAs基板 (21) 上にチャンネル領域 (22) となるn-GaAs層及びバリア層 (23) となるN-A1cA Gaos As層を順次 MOCVD法で形成する (第5図A)。次に、バリア層 (23) 上のゲート領域に対応する部分に例えば SiN膜による遅沢成長によってn+-GaAsのソース領域 (25) 及びドレイン領域 (26) を形成する (第5図B)。次にマスク層 (40) を除去し、ソース及びドレイン領域 (25) 及び (26) 上に絶縁層例えば SiN層 (41)を形成して後、 MOCVD法による選択再成長で P+-GaAsのゲート領域 (29) を形成する。しかる後、ゲート電極 (30G)、ソース電極 (30S) 及びドレイン電極 (30D) を形成して J-FET (42)

を構成する。この構成においても、第1図と同様 の特徴を有する。

次に、第6図Bに示すように SiO2 膜を含む全面に厚さ2000A程度の SiN層 (48) を形成し、さらにホトレジスト層 (49) を被着して衷面を平坦化する。

尚、第6図Aの工程に代えて例えば半絶経性 Ga As 后(21)上に MOCVDによりチャンネル領域(44)となる n - Ga As 后及びパリア層(23)となる N - A1 Ga As 后上のチャンネルに対応する部分上に SiO2 局(45)を被者し、これをマスクにSiのイオン注入により n + - Ga As のソース領域(46)及びドレイン領域(47)を形成するようにしてもよい。以後の工

程は第6図B以下と同じにして行う。

この構成においてはN-A1GaAsのバリア暦 (23) がゲート領域 (51) 及びチャンネル領域 (44) 間に形成されていることによって、ノーマリ・オフ型 J-PBTに構成した場合、第1 図と間様にゲート電流を極めて少なくすることができる。加えて、ゲート領域 (51) の側面は SiN層 (48) が形成されているので、ゲート容量はサイド容量がなく、真性容量のみとなり、低減される。従って高速性に優れるものである。


尚、上例ではチャンネル領域の厚さを薄くした ノーマリ・オフ型 J-PETについて説明したが、チャンネル領域を厚く形成すればノーマリ・オフ型 J-PETを構成することができる。


### (発明の効果)

本発明によれば、チャンネル領域とゲート領域 間にチャンネル領域よりバンドギャップの大きい バリア層を設けることによって、ノーマリ・オフ 型 J-FETの場合、動作時のゲート電流を小さく抑 えることができる。従って、ゲートに対する順方 向のバイアス電圧を大きくすることができ、論理 振幅を大きくとることができる。


#### 図面の簡単な説明

(21) は半絶縁性 GaAs基板、(22) はチャンネル領域、(23) はパリア暦、(25) はソース領域、(26) はドレイン領域、(29) はゲート領域である。







本実施例を示すエ短順の断面図 第 1 図




本 実 施 例 の エ ネルギー パンド 図 第 7 図




他n実施例の断面図 第 2 図




他の実施 例の断面図 第 3 図



他の実施例の断面図 第 4 図



從来例の断面図 第 8 図



他 a 実施 例 t 示 才 工程 順 a 新 面 図 第 5 図

